Na nie tworzeniu obwodów z algorytmami ewolucyjnymi

[Henrik] pracuje nad programem do stylu obwodów elektronicznych wykorzystujących algorytmy ewolucyjne. Wciąż jest niezwykle dużo pracy w toku, jednak osiągnął punkt generowania szanowanego falownika BJT po 78 pokoleniach (9 minut obliczenia czasu), jak pokazano w powyższym .GIF powyżej.

Aby przejść te obwody, [Henrik] powiedział symulację smaku w celu wytworzenia falownika za pomocą zasilania 5V, 2N3904, a także 2N3906 tranzystorów, a także niezależnie od rezystorów. Pierwsze wiele pokoleń nie robił nic, jednak po 2000 generowi algorytm stworzył obwód niemal podobny do opisu falownika CMOS, które odkryłeś w podręczniku obwodu.

Korzystanie z rozwoju do prowadzenia stylu elektronicznego nie jest niczym nowym; Algorytm ewolucyjny, a także kilka bitów Verilog może zamienić FPGA w układzie, który może powiedzieć różnicę między 1 kHz, a także ton 10 kHz z bardzo małymi wymaganiami sprzętowymi. W tym eksperymencie wystąpiły również kilka bardzo dziwnych rzeczy, które miały miejsce w tym eksperymencie; Algorytm ewolucyjny używał rzeczy, które są niemożliwe dla człowieka, jak również liczy się na strumieniu magnetycznym, a także dziwności kwantowej w FPGA.

[Henrik] Stwierdza, że ​​jego algorytm nie przetestował dokładnie, ile obecny idzie z tranzystorami, więc wdrażanie tego obwodu poza symulacją będzie zrujnować tranzystory, a także emitować puff niebieskiego dymu. Jeśli chcesz stylować swoje obwody z wykorzystaniem ewolucji, [Henrik] umieścić cały kod w Git dla swojego Perusala. Jest teraz cholernie niesamowity, jak to stoi, a także wtedy, gdy [Henrik] obejmuje inspekcję obecną, a także napięcie w każdym elemencie jego zadanie może być przydatne.